Mesmo usando duas etapas, os flip-flops ainda podem apresentar alguns problemas de funcionamento quando usado em determinadas aplicações. Um aperfeiçoamento desse circuito é que veremos a seguir.
O flip-flop J-K mestre-escravo ou "master-slave", como as demais funções que estudamos, pode ser implementado por funções lógicas comuns adquirindo a configuração básica mostrada na figura 1.
Um problema que observamos nos flip-flops R-S é que temos uma situação "proibida" que ocorre quando as entradas R e S vão ao nível alto ao mesmo temo e que pode levar o circuito a um estado indeterminado, conforme já alertamos.
Essa situação ocorre principalmente nas aplicações em computação e controle quando uma parte do sinal de saída é usada para realimentar a entrada.
Nessas condições podem ocorrer as situações de conflito com a produção de oscilações indesejadas e mesmo resultados imprevisíveis nos circuitos que devem ser excitados.
Essa situação pode ser contornada com a utilização de uma nova configuração que é justamente a do flip-flop J-K, e que analisaremos a seguir.
Essa configuração, por suas vantagens em determinados circuitos é a mais utilizada nas aplicações práticas.
Partimos então das entradas desse tipo de flip-flop. Podemos ter quatro combinações possíveis para os sinais aplicados nas entradas J e K, conforme mostra a tabela abaixo.
J K
0 0
1 0
0 1
1 1
Analisemos cada uma delas:
a) J = 0 e K = 0
Quando a entrada de clock (CLK) passa por uma transição negativa, do sinal o flip-flip mantém sua condição original não mudando de estado.
b) J = 1 e K = 0
Quando a entrada de clock (CLK) passa por uma transição negativa, o flip-flop é "setado". Se já estiver setado ele permanece nesta condição.
c) J = 0 e K = 1
Quando a entrada de clock (CLK) passa por uma transição negativa, o flip-flop é "ressetado". Se já estiver nesta condição ele permanece.
d) J = 1 e K = 1
Nessa condição, ao receber uma transição negativa na entrada de clock (CLK), o flip-flop muda de estado (TOGGLE).
Se estiver setado ele resseta e se estiver ressetado ele é setado, conforme mostra a tabela da figura 2.
Observe o uso das setas para indicar as transições de sinal na entrada de clock que comandam o funcionamento desse tipo de circuito.
Da mesma forma que nas outras configurações que estudamos, podemos também incluir as entradas de PRESET e CLEAR neste circuito que ficará da maneira mostrada na figura 3.
Uma tabela verdade incluindo as entradas de PRESET (PR) e CLEAR (CLR) é mostrada na figura 4.
Uma maneira melhor de analisarmos o funcionamento deste circuito é através de um diagrama de tempos, em que observamos as formas de onda nos diversos pontos de entrada e saída.
Este diagrama de tempos para o flip-flop J-K é mostrado na figura 5.
Analisemos alguns trechos importantes deste diagrama mostrando o que acontece:
a) Nesse instante, CLR e PR estão no n¡vel baixo, Q e /Q estão no nível alto, que é uma condição não permitida.
b) Aplica-se então o sinal PR que, indo ao nivel alto, faz com que o flip-flop seja ressetado.
c) A aplicação de um pulso na entrada CLR, que vai ao nível alto, e a ida de PR ao nível baixo, faz agora com que o flip flop seja setado.
d) CLR e PR são mantidos no nível alto a partir deste instante. Com J = 0 neste trecho e K indo ao nível alto o flip-flop será resetado na próxima transição negativa do sinal de clock.
e) Ainda com CLR e PR no nível alto (esta condição se manterá daqui por diante), e a saída J = 0 e k = 1, o flip-flop permanece ressetado.
f) Com J = 1 e K = 0, o flip-flop é setado na transição seguinte do pulso de clock.
g) Com J = 1 e K = 0 não ocorrem mudanças de estado.
h) Com J = 1 e K = 1 na transição seguinte do pulso de clock o flip-flop muda de estado (complementa ou "toggle"). Se estiver ressetado, como neste caso, ele é setado.
i) Mantendo j = 1 e K = 1 com nova transição do pulso de clock, o flip-flop muda de estado outra vez, ou seja, complementa.
Veja que quando as entradas J e K estão no nível alto, o circuito se comporta como um disparador mudando de estado a cada transição negativa do pulso de clock.
Na maioria das aplicações digitais, o funcionamento é dinâmico, com os níveis de entrada e saídas das diversas funções mudando constantemente.
Isso significa que, em muitas aplicações, a análise do circuito não se limita a saber o que ocorre com uma saída quando determinadas entradas apresentam determinados níveis.
Pode ser necessário analisar a dinâmica do funcionamento do circuito e, nesse caso, os diagramas de tempo são muito mais apropriados.
Do livro “Curso de Eletrônica Digital – Vol 1” de Newton C. Braga
Ver também:
• Digital (84)
• Multivibradores (274)
• Flip-flops (273)
