Este divisor por 6 sincronizado por ser implementado com base em lógica TTL ou CMOS segundo a aplicação desejada. O circuito é de uma documentação americana e a velocidade máxima depende apenas da lógica usada;
| Clique na imagem para ampliar |
Este divisor por 6 sincronizado por ser implementado com base em lógica TTL ou CMOS segundo a aplicação desejada. O circuito é de uma documentação americana e a velocidade máxima depende apenas da lógica usada;
