Este circuito divide a frequência dos pulsos TTL aplicados à entrada por um valor programado em binário pelas chaves de A a D. A frequência máxima de divisão é da ordem de 20 MHz, mas subfamílias TTL mais rápidas podem ser usadas. A saída do sinal é feita nos pinos 2 e 3 do 7490. A alimentação deve ser feita com tensão de 5 V.
Divisor Programável de Frequências de 0 a 9 TTL
