O circuito apresentado na figura 1 divide a freqüência de um sinal TTL por 5, ou seja, a cada 5 pulsos de entrada temos um pulso de saída. A freqüência máxima depende da família do circuito integrado utilizado, chegando a algumas dezenas de megahertz com as subfamílias TTL mais rápidas. O sinal de entrada deve ser livre de deformações para que não ocorra um falseamento da contagem. Como todo circuito TTL a alimentação deve ser feita com uma tensão de 5 V.
Figura 1 – Circuito do divisor com o 7490.
Na figura 2 temos o analisador lógico do Multisim mostrando os sinais de entrada e de saída no circuito.
Figura 2 – Sinais no circuito, mostrados pelo Multisim.
Simulação e netlist estão disponíveis clicando aqui, para utilização do circuito em outras aplicações.
