A cada seis pulsos, de entrada temos uma transição da saída. Os sinais devem ser TTL (retangulares com 5 V de amplitude) e a freqüência máxima da ordem de algumas dezenas de megahertz depende da família do TTL utilizado. A alimentação também deve ser feita com 5 V e na figura 1 temos o diagrama observando que o pino 14 é o positivo da alimentação e o pino 7 o terra.Nesta figura a ordem dos fios correspondem à pinagem real.
Figura 1 – Diagrama do divisor.
Na simulação temos a aplicação de um sinal e a sua visualização pode ser feita no analisador lógico do Multisim, conforme a figura 2.
Figura 2 – Sinais observados no analisador lógico.
Para a simulação e netlist, clique aqui e baixe os arquivos abaixo.
