O Texas Instruments LMK1D210x Low Additive Jitter LVDS Buffer distribui duas entradas de clock (IN0 e IN1) para um total de até 8 pares de saídas de clock LVDS diferenciais (OUT0, OUT7) com distorção mínima para distribuição de clock. Cada bloco de buffer consiste em uma entrada e até 4 saídas LVDS. As entradas podem ser LVDS, LVPECL, HCSL, CML ou LVCMOS. O LMK1D210x foi projetado especificamente para excitar linhas de transmissão de 50Ω. No caso de acionar as entradas no modo de terminação única, a tensão de polarização apropriada deve ser aplicada ao pino de entrada negativo não utilizado.
