Os dois flip-flops contidos neste circuito integrado são disparados na transição positiva do sinal de clock. O invólucro é o DIL de 14 pinos mostrado na figura 1.

 

Figura 1 - 4013 - Dois flip-flops tipo D
Figura 1 - 4013 - Dois flip-flops tipo D

A tabela verdade para este circuito integrado é dada abaixo

 

 

 

Pela tabela verdade, vemos que as entradas CLEAR E PRESET são ativas no nível alto, mas que somente uma delas pode estar nesta condição de cada vez. Se as duas entradas PRESET e CLEAR forem colocadas no nível alto ao mesmo tempo, o flip-flop vai para uma condição não permitida. A informação presente na entrada D é transferida para a saída quando as entradas assíncronas PRESET E CLEAR estão inativas. É importante observar que a velocidade de operação dos circuitos CMOS depende da tensão de alimentação, como já estudamos nas lições anteriores.

 

Corrente drenada/fornecida (tip)

Características Condições (Vdd) Valores
Corrente drenada/fornecida (tip) 5 V
10 V
15 V
0,88 mA
2,25 mA
8,8 mA
Freqüência máxima de clock 5 V
10 V
15 V
5 MHz
12,5 MHz
15,5 MHz
Corrente quiescente (max) 5 V
10 V
15 V
1,0 uA
2,0 uA
4,0 uA
Faixa de tensões de alimentação
3 V a 15 V

 

 

Datasheet do 4013